Текущий выпуск Номер 5, 2024 Том 16

Все выпуски

Результаты поиска по 'PLL':
Найдено статей: 1
  1. Деев А.А., Кальщиков А.А.
    Когерентный приемопередатчик с постоянной задержкой для синхронной оптоволоконной сети
    Компьютерные исследования и моделирование, 2023, т. 15, № 1, с. 141-155

    В статье предлагается реализация когерентного приемопередатчика с постоянной задержкой и возможностью свободно варьируемой сетки тактовых частот, используемой для тактирования периферийных ЦАП и АЦП, задач синхронизации устройств и передачи данных. Выбор необходимой сетки тактовых частот напрямую влияет на скорость передачи данных в сети, однако позволяет гибко настроить сеть для передачи тактовых сигналов и генерации синхроимпульсов с субнаносекундной точностью на всех устройствах в сети. Предложен метод повышения точности синхронизации до десятых долей наносекунды за счет использования цифровых фазовых детекторов и системы фазовой автоподстройки частоты (ФАПЧ) на ведомом устройстве. Использование высокоскоростных волоконно-оптических линий связи (ВОЛС) для задач синхронизации шкал времени, позволяет параллельно синхронизации производить обмен командами управления и сигнальными данными. Для упрощения и удешевления устройств синхронной сети приемопередатчиков предлагается использовать тактовый сигнал, восстановленный из сериализованных данных, и прошедший фильтрацию фазовых шумов, для формирования в системе ФАПЧ тактовых сигналов периферийных устройств, таких как ЦАП и АЦП, а также сигналов гетеродина. Представлены результаты многократных тестов синхронизации в предложенной синхронной сети.

    Ключевые слова: ПЛИС, ВОЛС, ФАПЧ, субнаносекундная синхронизация, единая шкала времени, двухпутевой метод синхронизации, восстановление тактового сигнала, сеть разнесенных синфазных тактовых частот, формирование сигналов тактирования АЦП и ЦАП.
    Deev A.A., Kalshchikov A.A.
    Coherent constant delay transceiver for a synchronous fiber optic network
    Computer Research and Modeling, 2023, v. 15, no. 1, pp. 141-155

    This paper proposes the implementation of a coherent transceiver with a constant delay and the ability to select any clock frequency grid used for clocking peripheral DACs and ADCs, tasks of device synchronization and data transmission. The choice of the required clock frequency grid directly affects the data transfer rate in the network, however, it allows one to flexibly configure the network for the tasks of transmitting clock signals and subnanosecond generation of sync signals on all devices in the network. A method for increasing the synchronization accuracy to tenths of nanoseconds by using digital phase detectors and a Phase Locked Loop (PLL) system on the slave device is proposed. The use of high-speed fiber-optic communication lines (FOCL) for synchronization tasks allows simultaneously exchanging control commands and signaling data. To simplify and reduce the cost of devices of a synchronous network of transceivers, it is proposed to use a clock signal restored from a data transmission line to filter phase noise and form a frequency grid in the PLL system for heterodyne signals and clock peripheral devices, including DAC and ADC. The results of multiple synchronization tests in the proposed synchronous network are presented.

    Keywords: FPGA, FOCL, PLL, subnanosecond time synchronization, single time scale, two-way synchronization method, clock recovery, diversity in-phase clock network, generation of ADC and DAC clock signals.

Журнал индексируется в Scopus

Полнотекстовая версия журнала доступна также на сайте научной электронной библиотеки eLIBRARY.RU

Журнал входит в систему  Российского индекса научного цитирования.

Журнал включен в базу данных Russian Science Citation Index (RSCI) на платформе Web of Science

Международная Междисциплинарная Конференция "Математика. Компьютер. Образование"

Международная Междисциплинарная Конференция МАТЕМАТИКА. КОМПЬЮТЕР. ОБРАЗОВАНИЕ.

Copyright © 2009–2024 Институт компьютерных исследований